Verilog数字时钟设计中遇到了实例化错误，想请教一下

鸿氏 · 发表于 2022-6-28 21:02

想问问大家应该怎么解决

10086abc · 发表于 2022-6-28 21:18

可以可以

鸿氏 · 发表于 2022-6-28 21:24

10086abc 发表于 2022-6-28 21:18
可以可以

啥可以可以啊？

icie · 发表于 2022-6-28 21:39

你例化信号搞反了，应该是
.duan(duan1)

icie · 发表于 2022-6-28 21:39

坛子里应该搞硬件前端的比较少哦

鸿氏 · 发表于 2022-6-28 21:40

icie 发表于 2022-6-28 21:39
你例化信号搞反了，应该是
.duan(duan1)

多谢多谢

鸿氏 · 发表于 2022-6-28 21:41

icie 发表于 2022-6-28 21:39
坛子里应该搞硬件前端的比较少哦

噢噢谢谢

maozheng110 · 发表于 2022-6-28 22:08

提示: 作者被禁止或删除内容自动屏蔽

lovehfs · 发表于 2022-6-28 23:19

从基础学起就扎实了

bio12110 · 发表于 2022-6-29 00:33

膜拜了，这个我看都看不懂

帐号		自动登录	找回密码
密码			注册[Register]

[求助] Verilog数字时钟设计中遇到了实例化错误，想请教一下

maozheng110 maozheng110 当前离线好友阅读权限 0 听众最后登录 1970-1-1 头像被屏蔽	maozheng110 发表于 2022-6-28 22:08 提示: 作者被禁止或删除内容自动屏蔽

	回复支持 1 举报